# (1) Japanese Patent Application Laid-Open No. 10-340920 (1998): "METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE"

The following is an English translation of the abstract.

[Abstract]

[Problem to be solved] To manufacture a semiconductor device having high electrical reliability by enabling wire bonding, in using a Cu wiring or a thin-filmed Al wiring.

[Solution] Using a semiconductor chip 1 provided with a wiring 3, an insulating film 4 covering the wiring 3 and an opening 5 which is formed in the insulating film 4 and enables the wiring 3 to be looked onto on an upper surface of a substrate 2, first a pad 6 is obtained by selectively forming a conductive film 61 made of a conductive material containing Al in the opening 5 of this semiconductor chip 1. Next, the semiconductor chip 1 having the pad 6 formed therein is mounted on a mounting substrate, and the pad 6 and the conductive portion of the mounting substrate are bonded using an Au wire 7.

21/3205

## (12)公開特許公報 (A)

(11)特許出願公開番号

特開平10-340920

(43)公開日 平成10年(1998)12月22日

(51)Int.Cl. 6 HO1L 21/60 識別記号

301

F I H01L 21/60 21/88

301

P T

審査請求 未請求 請求項の数4 0L (全8頁)

(21)出願番号

特願平9-151749

(22)出願日

平成9年(1997)6月10日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 星野 和弘

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 船橋 國則


### (54)【発明の名称】半導体装置の製造方法


#### (57)【要約】

【課題】 Cu配線や薄膜化したA1配線を用いた場合に、確実にワイヤーボンディングを行えるようにして、 電気的信頼性の高い半導体装置を製造できるようにする。

【解決手段】 基体2の上面に配線3とこれを覆う絶縁 膜4と絶縁膜4に形成されて配線3を外側に臨ませる開口部5とを形成してなる半導体チップ1を用い、まず、この半導体チップ1の開口部5内に選択的にA1を含む 導電材料からなる導電膜61を形成してバッド部6を得る。次いで、パッド部6を形成した半導体チップ1を搭載基板に搭載して、パッド部6と搭載基板の導電部とを Auワイヤー7を用いてボンディングする。







10

1

#### 【特許請求の範囲】

【請求項1】 基体の上面に配線とこれを覆う絶縁膜と 該絶縁膜に形成されて前記配線を外側に臨ませる開口部 とを有してなる半導体チップを用い、この半導体チップ の前記開口部内に選択的にアルミニウムを含む導電材料 からなる導電膜を形成してバッド部を得る工程と、

前記パッド部を形成した半導体チップを搭載基板に搭載 して、前記パッド部と前記搭載基板の導電部とをワイヤ ーポンディングする工程とを有していることを特徴とす る半導体装置の製造方法。

【請求項2】 前記パッド部を得る工程では、化学的気 相成長法によって前記開口部内に選択的にアルミニウム を成長させることにより前記導電膜を形成することを特 徴とする請求項1記載の半導体装置の製造方法。

【請求項3】 前記パッド部を得る工程では、前記絶縁 膜の全面に前記導電材料の膜を形成するとともに該導電 材料で前記開口部内を埋込み、その後に化学的機械研磨 法によって、前記開口部内を埋め込んだ導電材料を残し た状態で前記絶縁膜の上面が露出する位置まで前記導電 材料からなる膜を除去することにより前記導電膜を形成 20 することを特徴とする請求項1記載の半導体装置の製造 方法。

【請求項4】 前記パッド部を得る工程に先立ち、前記 開口部の内面を覆うようにバリアメタル膜を形成するこ とを特徴とする請求項1記載の半導体装置の製造方法。 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に関し、特に搭載基板の導電部と半導体チップの配線 とのワイヤーボンディングに適用される半導体装置の製 30 造方法に関する。

#### [0002]

【従来の技術】LSI (Large Scale Integrated-circu it) チップ、ICチップ (Integrated-Circuit) 等の半 導体チップには、最上層の配線上にパッド部が形成され て、このパッド部と半導体チップが搭載されるICパッ ケージのリード部とがワイヤーボンディングされるもの が知られている。上記パッド部は、最上層の配線上に形 成された絶縁膜を開口して配線の一部を外側に臨ませた 状態で形成した部分である。現在、ワイヤーボンディン 40 グでは、例えば金(Au)線からなるワイヤーが用いら れ、300℃程度の温度で超音波を付加しながら加圧に よってバッド部とAuワイヤーとを接合する超音波併用 熱圧着法が主流になっている。

【0003】なお、ワイヤーポンディングにおける接合 は、線材の金属原子 (例えばAuワイヤーのAu) が接 合部位の金属組織(例えばアルミニウム(A1))へ拡 散し、連続的な原子構造を形成することにより行われ る、いわゆる固相拡散接合である。この拡散に要するエ ネルギーは、上記したように熱、加圧、超音波等の形で 50 た、膜厚が300nm程度のA1膜へのワイヤーボンデ

与えられる。

【0004】ところで従来、半導体チップの配線材料に は、加工の容易なA1系合金が用いられていたが、高集 積化に伴う配線の微細化とこれによる高電流密度化の進 行とにより、エレクトロマイグレーション (EM) 等に よる断線が発生し易くなる等、十分な信頼性が得られ難 くなってきている。そのため、A1に替えて銅(Cu) が用いた配線形成技術の開発も進められている。Cuは 比抵抗が $1.8\mu\Omega$ cmとAlよりも低いためデバイス の高速化に有利であり、しかもAlよりも高EM耐性を 有することから配線の信頼性の向上を図るうえで有効と されている。

#### [0005]

【発明が解決しようとする課題】しかしながら、Cuを 用いて配線を形成した場合には、通常のAu線を用いた ワイヤーポンディングを行おうとすると、Auワイヤー とCuとの反応温度が400℃程度と高くしかもCuの 硬度もA1に比較して高いために、パッド部にAuワイ ヤーが接合されず、結果としてICパッケージに組むこ とができないという難点がある。

【0006】この解決策として、Cu配線上のバッド部 にA1膜を一層追加する方法が提案されている (Advanc ed Metallization "Electromigration in CMP-copper i nterconnect with quarter micron size prepared by s putter-reflow"(1996-Oct.-23,24) N.Misawa, et al p.1 51-154)。ところが、この方法では配線層が一層追加さ れることになるため、絶縁膜形成、スパッタリング、リ ソグラフィやドライエッチングの工程が増える。よっ て、製造が煩雑になるとともにコスト的にもデメリット が大きく、これらの点から実際に半導体装置の製造に適 用することは困難であると考えられる。

【0007】一方、配線材料にこれまで通りA1系合金 を用いながら、配線のEMを抑制する対策も種々検討さ れている。しかしながら、半導体装置の高集積化に伴い Alの膜厚を減少させる傾向にあるため、Al膜が例え ば300nm程度と薄く、かつA1膜上層に窒化チタン (TiN) 等の反射防止膜 (Anti Reflection Coating; 以下、ARC膜と記す)が70nm程度と比較的厚く形 成されるような配線構造の場合に、ワイヤーポンディン グが困難になる不具合が生じる。

【0008】すなわち、パッド部となる開口部を形成す るためにドライエッチングによってARC膜を除去する 際、TiN膜とA1膜とのエッチングの選択比が小さい ためにオーバーエッチングを行うと、A1膜も掘られて しまってA1膜がさらに薄くなる。その結果、パッド部 にAuワイヤーを用いたポンディングを行うと、A1と Auとの固相拡散が十分に進まず、接合部にポイドが形 成されたり、Auワイヤーの密着力が弱くてAuワイヤ ーが剥がれる等の不具合が生じてしまうのである。ま

ィングでは、一応接合が達成されるが、200℃前後の温度で長時間が経過すると、Auの拡散量に対して供給されるA1が不足するようになって接合部にボンドが生じ易くなる。

【0009】またTiN膜は、バリアメタルとしても用いられるようにCu膜よりもさらにAuワイヤーと反応し難い膜である。したがって、開口部を形成するためのARC膜のドライエッチングの際に、オーバーエッチングによりさらにA1膜を薄膜化しないようにTiN膜を残した場合にも、通常のワイヤーポンディングによって10パッド部にAuワイヤーを接合することができない。したがって、Cu配線や薄膜化したA1配線を用いた場合に、確実にワイヤーボンディングを行え、電気的信頼性の高い半導体装置を製造できる製造方法の確立が切望されている。

#### [0010]

【課題を解決するための手段】そこで、上記課題を解決 するために本発明は、基体の上面に配線とこれを覆う絶 縁膜とこの絶縁膜に形成されて上記配線を外側に臨ませ る開口部とを有してなる半導体チップを用い、まずこの 20 半導体チップの開口部内に選択的にA1を含む導電材料 からなる導電膜を形成してパッド部を得、次いで半導体 チップを搭載基板に搭載して、パッド部と搭載基板の導 電部とをワイヤーポンディングする構成となっている。 【0011】この発明では、開口部内にAlを含む導電 材料からなる導電膜を形成してパッド部を得た後、パッ ド部と搭載基板の導電部とをワイヤーボンディングする ため、たとえ配線がCuからなって、このCuを外側に 臨ませた状態で開口部が形成され、しかもCuとの接合 が困難なAuワイヤーを用いてボンディングを行う場合 30 にも、ボンディングに何ら影響がなく、パッド部とAu ワイヤーとが密着性よく接合されることになる。同様 に、配線の最上層が、Auワイヤーとの接合がさらに困 難なTiN膜からなり、このTiN膜を外部に露出させ た状態で開口部が形成されていても、パッド部とAuワ イヤーとが密着性よく接合されることになる。さらに、 配線が薄膜化したAlからなっていても、このAl配線 上にA1を含む導電膜を形成してパッド部を得ることか ら接合部におけるA1膜の膜厚が厚くなるので、パッド 部とワイヤーとをボンディングする際、ワイヤーの拡散 40 量に対して十分なA1が供給されることになる。よっ て、Alとワイヤーとの固相拡散が十分に進むため、接 合部におけるボイドの発生が防止される。またパッド部 とワイヤーとが密着性良く接合されてワイヤーが剥がれ ることもない。

#### [0012]

【発明の実施の形態】以下、本発明に係る半導体装置の 製造方法の実施形態を説明するが、ここでは特に本発明 の特徴であるバッド部の形成工程およびワイヤーボンディング工程を示した図面を用いて実施形態を説明する。 【0013】図1(a)~(c)は本発明の第1実施形態に係る半導体装置の製造方法を工程順に示した要部側断面図である。第1実施形態では、半導体装置を製造するに先立ち、図1(a)に示すようなLSIチップからなる半導体チップ1を用意する。すなわち、半導体チップ1においては、例えばウエハからなる基板(図示略)に半導体素子が形成されて基体2が構成されており、基体2の最表面が酸化シリコン(SiO,)膜からなる絶縁膜2aとなっている。そして、この基体2の上面に半導体チップ1における最上層の配線3が形成されている。

【0014】配線3は例えば、基体2上面に形成されたバリアメタル層31と、バリアメタル層31上に形成された配線層32と、この上層に形成されたARC膜(反射防止膜)33とからなる。上記バリアメタル層31は、20nm程度の膜厚のチタン(Ti)膜と、Ti膜上に積層された20nm程度のTiN膜とから構成されており、配線層32は400nm程度の膜厚のCu膜で形成されている。さらにARC膜33ば、5nm程度のTi膜の上層に70nm程度のTiN膜が積層されて形成されている。

【0015】上記配線3が形成された基体2上面には、配線3を覆うようにして例えば窒化シリコン(SiN)膜からなる絶縁膜4が形成されている。また絶縁膜4の上記パッド部を形成する位置には、配線3に達しかつ配線3の最上層であるARC膜33のTiN膜を外側に臨ませた状態で開口部5が形成されている。

【0016】このような半導体チップ1を用意した後は、まず選択成長A1-CVD(化学的気相成長)法を用いて、図1(b)に示すように開口部5内に選択的にA1を堆積させてA1膜からなる導雷膜61を形成することによりパッド部6を得る。ここでは、導電膜61を500nm程度の厚みに形成する。選択成長A1-CVD法を用いた導電膜61の堆積条件の一例およびこの堆積の前に実施するプレクリーン条件の一例を以下に示す。

【0017】<プレクリーン条件>

反応ガスおよび流量; BCl, /Ar: 100sccm /100sccm [sccmは標準状態における体積流量 (cm $^{\prime}$  /分) ]

雰囲気圧力;133Pa(1.0Torr)

RFパワー;500W

<A1-CVD条件>

反応ガスおよび流量; DMAH (Al (CH<sub>1</sub>), H): 50sccm

キャリアガスおよび流量; H<sub>1</sub> : 500sccm 雰囲気圧力; 267Pa (2.0Torr)

温度;220℃

の特徴であるパッド部の形成工程およびワイヤーボンデ 【0018】次いで、通常の半導体装置の製造における ィング工程を示した図面を用いて実施形態を説明する。 50 後工程において、例えば搭載基板としてパッケージ(図

示略)に半導体チップ1を搭載する。そして、Auワイ ヤー7を用いてパッケージの導電部、例えばリード部と パッド部6とのワイヤーポンディングを例えば超音波併 用熱圧着法により行う。その後は、例えば半導体チップ とパッケージのリード部とを一体に封止して半導体装置 を得る。

【0019】なお、上記ワイヤーポンディングにおける 条件例を以下に示す。

<ワイヤーポンディング条件>

温度;290℃

超音波印加時間;20ミリ秒

荷重;50グラム

【0020】上記したように第1実施形態では、配線3 上に形成した開口部5内にA1の導電膜61を選択的に 堆積してパッド部6を得た後、このパッド部6とAuワ イヤー7とのワイヤーボンディングを行っている。この ため、Auとの接合が困難なARC層33のTiN膜を 外側に臨ませた状態で開口部5が形成されていても、ワ イヤーボンディングに何ら影響がなく、パッド部6とA uワイヤー7とを密着性良く接合することができる。よ 20 って、パッケージと半導体チップ1との良好な電気的導 通を得ることができる。

【0021】また、開口部5内を埋込むようにして導電 膜61が形成されることから導電膜61を厚く形成でき るため、上記ボンディングの際にAuワイヤー7の拡散 量に対して十分なA1を供給できる。よって、パッド部 6のAlとAuワイヤー7との固相拡散が十分に進むた め、接合部におけるボイドの発生も防止できる。さらに 選択成長A1-CVD法によって、開口部5内に選択的 に導電膜61を形成できるため、工程数の増加はこの導 30 電膜61を形成する一工程だけで済む。したがって、電 気的信頼性が向上し、配線層32が低抵抗なCuで形成 されて高速化された高集積LSIからなる半導体装置を 容易に製造することができる。

【0022】次に、本発明に係る半導体装置の製造方法 の第2実施形態を図2に基づいて説明する。なお、図2 (a)~(d)は第2実施形態を工程順に示した要部側 断面図であり、図において第1実施形態と同一の形成要 素には同一の符号を付して説明を省略する。

【0023】第2実施形態において、第1実施形態と相 40 違するところは、導電膜62の形成にスパッタリング法 および化学的機械研磨 (Chemical Mechanical Polishin g;以下, CMPと記す) 法を用いたことにある。すなわ ち、第2実施形態においても図2(a)に示すように、 半導体装置を製造するに先立ち、第1実施形態の場合と 同様に構成された半導体チップ1を用意する。

【0024】そして、まず図2(b)に示すように、ス パッタリング法を用いて絶縁膜4の全面に導電材料の 膜、ここではA1膜62aを堆積するとともにA1膜6 2aで開口部5内を埋込む。この際のA1膜62aの膜 50 くパッド部6とAuワイヤー7とを密着性良く接合する

厚は例えば2.0μm程度とする。スパッタリング法を 用いたA1膜62aの堆積条件の一例を以下に示す。ま たA1膜62aの堆積前にRFエッチングによって、A RC層33のTiN膜表面に形成された自然酸化膜を除 去するプレクリーンを行う。

【0025】 <プレクリーン条件>

エッチングガスおよび流量;Ar:30sccm

雰囲気圧力; 0. 27Pa (2mTorr)

RFパワー:500W

10 TiN膜エッチング量; 10nm

<A1スパッタリング条件>

スパッタリングガスおよび流量;Ar:90sccm

雰囲気圧力; 0.67Pa (5mTorr)

DCパワー: 12kW

温度;220℃

【0026】次いで、CMP法によって、図2(c)に 示すように開口部5内のA1膜62aを残した状態で絶 縁膜4の上面が露出する位置までA1膜62aを除去す る。このことによって、開口部5内にAlからなる導電 膜62を選択的に形成してパッド部6を得る。CMPの 条件例を以下に示す。

【0027】<CMP条件>

研磨材(スラリー);過酸化水素水+アルミナ

スラリー流量;20sccm

研磨ヘッド圧力; 4.0 psi

基体(ウエハ)回転数;20rpm

ヘッド回転数;20rpm

【0028】その後は、第1実施形態と同様にして、例 えばパッケージ (図示略) に半導体チップ1を搭載し、 図2(d)に示すようにAuワイヤー7を用いてパッケ ージのリード部とパッド部6とのワイヤーボンディング を例えば超音波併用熱圧着法により行う。そして、例え ば半導体チップ1とパッケージのリード部とを一体に封 止して半導体装置を得る。なお、上記ワイヤーボンディ ングの条件は、例えば第1実施形態にて示した条件が採 用される。

【0029】上記した第2実施形態においても、スパッ タリング法およびCMP法を用いて配線3上に形成した 開口部5内にA1の導電膜62を選択的に形成してパッ ド部6を得た後、このパッド部6とAuワイヤー7との ワイヤーポンディングを行っている。このため、第1実 施形態と同様に、Auとの接合が難しいARC層33の TiN膜を外側に臨ませた状態で開口部5が形成されて いても、パッド部6とAuワイヤー7とを密着性良く接 合することができ、パッケージと半導体チップ1との良 好な電気的導通を得ることができる。

【0030】また、開口部5内を埋込んだ状態に導電膜 62が形成されることから導電膜62を厚く形成できる ため、第1実施形態と同様、ボイドを発生させることな

ことができる。さらにスパッタリング法による成膜およ びСMP法によって、開口部5内に選択的に導電膜62 を形成できるため、工程数の増加はこの導電膜61を形 成する二工程だけで済む。したがって、工程数の増加を 抑制しつつバッド部6とAuワイヤー7とが確実に接合 された電気的信頼性の高い超高集積LSIからなる半導 体装置を製造することができるとともに、配線層32が Cuで形成されているため半導体装置の高速化も図るこ とができる。

【0031】次に、本発明に係る半導体装置の製造方法 10 の第3実施形態を図3に基づいて説明する。なお、図3 (a)~(c)は第3実施形態を工程順に示した要部側 断面図であり、図において第1実施形態と同一の形成要 素には同一の符号を付して説明を省略する。

【0032】第3実施形態では、半導体装置を製造する に先立ち、図3 (a) に示すような半導体チップ8を用 意する。すなわち、半導体チップ8では、例えば第1実 施形態と同様に構成された基体2の上面に最上層の配線 9が形成されている。配線9は例えば、基体2上面に形 成されたバリアメタル層91と、バリアメタル層91上 20 に形成された配線層92と、この上層に形成されたAR C膜93とからなる。上記パリアメタル層91は、20 nm程度の膜厚のTi膜と、Ti膜上に積層された20 nm程度のTiN膜とから構成されており、配線層92 は300nm程度の膜厚のA1膜で形成されている。さ らにARC膜93は、5nm程度のTi膜の上層に70 nm程度のTiN膜が積層されて形成されている。

【0033】上記配線9が形成された基体2上には、配 線9を覆うようにして絶縁膜4が形成されている。また 絶縁膜4のパッド部を形成する位置には、配線9の配線 30 層92に達する開口部10が形成されている。つまり、 開口部10を形成する際のオーバーエッチングによっ て、パッド部を形成する位置のARC膜93が除去され てA1膜の配線層92を外側に臨ませた状態で開口部1 0が形成されている。またこの際、配線層92もエッチ ングされて180nm程度の膜厚に減少している。

【0034】このような半導体チップ8を用意した後 は、まず図3(b)に示すように、選択成長A1-CV D法を用いて、開口部10内に選択的にA1を堆積させ てA1膜からなる導電膜111を形成することによりパ 40 ッド部11を得る。ここでは、導電膜111を700n m程度の厚みに形成する。選択成長A1-CVD法を用 いた導電膜111の堆積条件の例およびこの堆積の前に 実施するプレクリーン条件の例としては、第1実施形態 における導電膜61の堆積条件およびプレクリーン条件 が挙げられる。

【0035】次いで、通常の半導体装置の製造における 後工程において、例えば搭載基板としてパッケージ (図 示略) に半導体チップ1を搭載する。そして、Auワイ

のワイヤーポンディングを例えば超音波併用熱圧着法に より行う。その後は、例えば半導体チップ8とパッケー ジのリード部とを一体に封止して半導体装置を得る。な お、上記ワイヤーポンディングの条件は、例えば第1実 施形態にて示した条件が採用される。

【0036】上記した第3実施形態では、配線9上に形 成した開口部10内にA1の導電膜111を選択的に形 成してバッド部11を得た後、このバッド部11とAu ワイヤー7とのポンディングを行っている。このため、 オーバーエッチングによって上記のようにA1膜の配線 層92が薄膜化されても、導電膜111の形成によって 接合部におけるA1膜が厚膜となるので、上記ボンディ ングの際にAuワイヤー7の拡散量に対して十分なA1 が供給されることになる。よって、パッド部11のA1 とAuワイヤー7との固相拡散が十分に進むため、ボイ ドを発生させることなくパッド部11とAuワイヤー7 とを密着性良く接合することができ、パッケージと半導 体チップ8との良好な電気的導通を得ることができる。 【0037】また選択成長A1-CVD法によって、開 口部10内に選択的に導電膜111を形成できるため、 工程数の増加はこの導電膜111を形成する一工程だけ で済む。したがって、工程数の増加を抑制しつつパッド 部11とAuワイヤー7とが確実に接合された電気的信 頼性の高い超高集積LSIからなる半導体装置を実現で きる。

【0038】次に、本発明に係る半導体装置の製造方法 の第4実施形態を図4に基づいて説明する。なお、図4 (a)~(d)は第4実施形態を工程順に示した要部側 断面図であり、図において第3実施形態と同一の形成要 素には同一の符号を付して説明を省略する。

【0039】第4実施形態では、半導体装置を製造する に先立ち、図4(a)に示すような半導体チップ12を 用意する。すなわち、半導体チップ12では、例えば第 1実施形態と同様に構成された基体2の上面に最上層の 配線13が形成されている。配線13は例えば、基体2 上面に形成されたバリアメタル層131と、バリアメタ ル層131上に形成された配線層132と、この上層に 形成されたARC膜133とからなる。上記パリアメタ ル層131は、20nm程度の膜厚のTi膜と、Ti膜 上に積層された20nm程度のTiN膜とから構成され ており、配線層132は300nm程度の膜厚のCu膜 で形成されている。さらにARC膜133は、5nm程 度のTi膜の上層に70nm程度のTiN膜が積層され て形成されている。

【0040】上記配線13が形成された基体2上には、 配線13を覆うようにして絶縁膜4が形成されている。 また絶縁膜4のパッド部を形成する位置には、配線13 の配線層132に達する開口部14が形成されている。 つまり、開口部14を形成する際のオーバーエッチング ヤー7を用いてパッケージのリード部とパッド部11と 50 によって、パッド部を形成する位置のARC膜133が

除去されて配線層132を外側に臨ませた状態で開口部 14が形成されている。またこの際、配線層132もエ ッチングされて200nm程度の膜厚に減少している。 【0041】このような半導体チップ12を用意した後 は、まず図4(b)に示すように、スパッタリング法を 用いてTiN膜からなるバリアメタル膜15を絶縁膜4 の全面に形成するとともに開口部14の内面を覆うよう に形成する。この際のバリアメタル膜15の膜厚は例え ば20nm程度とする。

15を介してA1膜161Aを堆積するとともに開口部 15内にバリアメタル膜15を介してA1膜161aを 埋込む。この際のA1膜161aの膜厚は例えば2.0 μm程度とする。スパッタリング法を用いたパリアメタ ル膜15、A1膜161aのそれぞれの堆積条件の一例 を以下に示す。またA1膜161aの堆積前にRFエッ チングによって、Cuの配線層132表面に形成された 自然酸化膜を除去するプレクリーンを行う。

【0043】<プレクリーン条件>

エッチングガスおよび流量;Ar:30sccm

雰囲気圧力; 0. 27Pa (2mTorr)

RFパワー;500W

Cu配線層エッチング量;10nm

<TiNスパッタリング条件>

スパッタリングガスおよび流量; $Ar+N_1:60sc$ 

cm+120sccm

雰囲気圧力; 0. 67Pa (5mTorr)

DCパワー;8kW

温度;200℃

<A1スパッタリング条件>

スパッタリングガスおよび流量;Ar:90sccm

雰囲気圧力; 0.67Pa (5mTorr)

DCパワー; 12kW

温度;220℃

【0044】次いで、CMP法によって、図4 (c) に 示すように開口部14内のA1膜161aおよびバリア メタル膜15を残した状態で絶縁膜4の上面が露出する 位置までA1膜161aおよびバリアメタル膜15を除 去する。このことによって開口部14内にバリアメタル 膜15を介してA1からなる導電膜161を選択的に形 40 成してパッド部16を得る。このときのCMP条件とし ては、例えば第2実施形態におけるCMP条件が採用さ

【0045】次いで、通常の半導体装置の製造における 後工程において、例えば搭載基板としてパッケージ(図 示略) に半導体チップ1を搭載する。そして、Auワイ ヤー7を用いてパッケージのリード部とパッド部16と のワイヤーボンディングを例えば超音波併用熱圧着法に より行った後、例えば半導体チップ12とパッケージの リード部とを一体に封止して半導体装置を得る。なお、

上記ワイヤーボンディングの条件は、例えば第1実施形 態にて示した条件が採用される。

【0046】上記した第4実施形態では、配線13上に 形成した開口部14内に、スパッタリング法およびCM P法を用いてA1の導電膜161を選択的に形成してパ ッド部16を得た後、このパッド部16とAuワイヤー 7とのワイヤーポンディングを行っている。このため、 開口部14の内面と導電膜161との間にAuの接合が 難しいTiN膜からなるバリアメタル膜15が形成され 【0042】次いで、絶縁膜4の全面にバリアメタル膜 10 ていても、ワイヤーボンディングに何ら影響がなく、バ ッド部16とAuワイヤー7とを密着性良く接合するこ とができる。よってパッケージと半導体チップ12との 良好な電気的導通を得ることができる。

> 【0047】またこの実施形態においても、開口部14 内を埋込んだ状態に導電膜161が形成されることによ り、Alからなる導電膜161を厚く形成できることか ら、ポイドを発生させることなくパッド部16とAuワ イヤー7とを密着性良く接合できる。しかも、導電膜1 61を形成するためにスパッタリング法とCMP法との 20 二工程を増加させるだけで済む。したがって、電気的信 頼性が向上し、配線層132が低抵抗なCuで形成され て高速化された高集積LSIからなる半導体装置を容易 に製造することができる。

> 【0048】なお、上記第1実施形態~第4実施形態で は、A1膜で導電膜を形成したが、ワイヤーポンディン グで用いるワイヤーと接合可能なA1を含む導電材料で 形成されればよく、実施形態の例に限定されない。ま た、配線がAlあるいはCuで形成されている例を述べ たが、その他、種々の配線材料を用いてもよいのはもち 30 ろんである。例えばCu以外のワイヤーボンディングで 用いるAuワイヤーとのボンディングが困難な配線材料 を用いてもよく、この場合にもバッド部とワイヤーとを 確実に接合するできる効果が得られる。

【0049】また第1実施形態~第4実施形態で述べた 条件等は一例であって、本発明の主旨に反しない限り適 宜変更可能である。

[0050]

【発明の効果】以上説明したように本発明の半導体装置 の製造方法によれば、開口部内にA1を含む導電材料か らなる導電膜を形成してパッド部を得た後、パッド部と 搭載基板の導電部とをワイヤーポンディングするように したことにより、たとえワイヤーとの接合が困難な配線 材料を外側に臨ませた状態で開口部が形成されていて も、バッド部とワイヤーとが密着性良く接合することが できる。また、配線が薄膜化したA1からなっていて も、このA1配線上にA1を含む導電膜を形成してバッ ド部を得ることから、パッド部のA1とワイヤーとの固 相拡散を十分に進ませることができ、接合部におけるボ イドの発生を防止できる。したがって、電気的信頼性が 50 高い高集積LSIからなる半導体装置を実現することが できる。

【図面の簡単な説明】

【図1】(a)~(c)は本発明の第1実施形態に係る 半導体装置の製造方法を工程順に示した要部側断面図で ある。

【図2】(a)~(d)は本発明の第2実施形態に係る 半導体装置の製造方法を工程順に示した要部側断面図で ある。

【図3】(a)~(c)は本発明の第3実施形態に係る メタル膜、61,62, 半導体装置の製造方法を工程順に示した要部側断面図で 10 a、161a…A1膜

ある。

(a)

(b)

(c)


(d)

【図4】(a)~(d)は本発明の第4実施形態に係る 半導体装置の製造方法を工程順に示した要部側断面図で ある。


【符号の説明】

1,8,12…半導体チップ、2…基体、3,9,13 …配線、4…絶縁膜、5,10,14…開口部、6,1 1,16…パッド部、7…Auワイヤー、15…パリア メタル膜、61,62,111,161…導電膜、62 a、161a…A1膜


【図1】





[図2]



【図3】







【図4】

